Twój koszyk : Do zapłaty 0,00 zł Ilość w koszyku: 0

Strona główna » podręczniki i lektury » Podręczniki akademickie » Techniczne » Elektronika, Telekomunikacja

Przejrzysty wykład z zakresu projektowania układów cyfrowego przetwarzania sygnałów obejmujący najnowsze zagadnienia syntezy logicznej, syntezę strukturalną, języki specyfikacji sprzętu (VHDL, Verilog) oraz metody projektowania hierarchicznego ze szczególnym uwzględnieniem układów programowalnych PLD/FPGA. Wartość merytoryczną książki podnosi opis zaawansowanych procedur syntezy logicznej (dostępnych nieodpłatnie na stronie www.zpt.tele.pw.edu.pl) wspomagających komercyjne systemy projektowania i umożliwiających skuteczną redukcję zasobów sprzętowych niezbędnych do realizacji układów cyfrowych w strukturach PLD/FPGA.

Od autorów 8
1. WIADOMOŚCI WSTĘPNE 9
1.1. Informacje ogólne 9
1.2. Rola układów programowalnych w rozwoju techniki cyfrowej dla potrzeb przetwarzania sygnałów i informacji 10
1.3. Specyfika projektowania układów cyfrowych w strukturach FPGA 12
Literatura do rozdziału 1 14

2. UKŁADY PROGRAMOWALNE 17
2.1. Wprowadzenie 17
2.2. Układy firmy ALTERA 20
2.2.1. Układy MAX 20
2.2.2. Układy FLEX 24
2.2.3. Układy Cyclone II 27
2.2.4. Układy Stratix II 28
2.3. Układy firmy XILINX 31
2.3.1. Układy SPARTAN 31
2.3.2. Układy Virtex II 36
Literatura do rozdziału 2 38


3. ZAAWANSOWANE PROCEDURY SYNTEZY LOGICZNEJ 40
3.1. Wprowadzenie 40
3.2. Redukcja argumentów i dekompozycja równoległa 41
3.3. Dekompozycja funkcjonalna – metoda klasyczna 48
3.4. Dekompozycja funkcjonalna metodą rachunku podziałów 51
3.4.1. Dekompozycja szeregowa – model podstawowy 51
3.4.2. Pojęcie r-przydatności i dekompozycja nierozłączna 57
3.4.3. Dekompozycja zrównoważona 63
3.5. Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi blokami pamięci 68
Literatura do rozdziału 3 75


4. SYNTEZA UKŁADÓW CYFROWYCH 79
4.1. Informacje podstawowe 79
4.2. Kody liczbowe 80
4.3. Bloki funkcjonalne 82
4.3.1. Wiadomości wstępne 82
4.3.2. Multipleksery i demultipleksery 83
4.3.3. Układy arytmetyczne 86
4.3.4. Rejestry i liczniki 90
4.3.5. Magistrale 94
4.3.6. Pamięci 95
4.4. Parametry bloków funkcjonalnych 96
4.5. Synteza strukturalna 101
4.6. Przykład syntezy – konwerter BIN2BCD 104
4.7. Układy mikroprogramowane 107
4.8. Dekodery mikrorozkazów 113
Literatura do rozdziału 4 115


5. JĘZYKI OPISU SPRZĘTU 116
5.1. Informacje ogólne 116
5.2. Język VHDL 118
5.2.1. Informacje ogólne 118
5.2.2. Obiekty i typy danych 121
5.2.3. Pakiety i biblioteki 124
5.2.4. Instrukcje języka VHDL 124
5.2.5. Modelowanie na poziomie strukturalnym 139
5.3. Język Verilog 141
5.3.1. Wiadomości ogólne 141
5.3.2. Dokumentacja kodu 142
5.3.3. Dane, liczby, parametry 143
5.3.4. Operatory 146
5.3.5. Moduł 149
5.3.6. Przypisania ciągłe 150
5.3.7. Przypisania proceduralne 151
5.3.8. Projekty strukturalne 153
5.3.9. Układy sekwencyjne 153
5.3.10. Program testujący 156
Literatura do rozdziału 5 158


6. PROJEKTOWANIE Z WYKORZYSTANIEM JĘZYKÓW HDL 160
6.1. Wprowadzenie 160
6.2. Konwersja metodą „+3” 160
6.3. Strukturalna realizacja przepływu danych 161
6.4. Metodologia projektowania RTL 165
6.5. Realizacja konwersji „+3” z wykorzystaniem metodologii RTL 167
6.6. Zastosowanie koncepcji potokowości 185
6.7. Zastosowanie zaawansowanych algorytmów syntezy logicznej 190
6.8. Porównanie wyników implementacji 197
Literatura do rozdziału 6 199


7. PROJEKTOWANIE UKŁADÓW DSP 200
7.1. Informacje ogólne 200
7.2. Podstawowe operacje DSP 201
7.3. Arytmetyka rozproszona 205
7.4. Filtry cyfrowe o skończonej odpowiedzi impulsowej 212
7.4.1. Informacje wstępne 212
7.4.2. Programowalny filtr FIR 213
7.4.3. Filtr FIR o stałych współczynnikach 217
7.4.4. Filtr FIR o strukturze odwróconej 223
7.4.5. Filtr FIR z arytmetyką rozproszoną 226
7.5. Układy transformacji 236
Literatura do rozdziału 7 240


8. PROJEKTOWANIE UKŁADÓW KRYPTOGRAFICZNYCH 241
8.1. Wprowadzenie 241
8.2. Algorytm DES 241
8.2.1. Budowa algorytmu 242
8.2.2. Realizacja elementarnych przekształceń algorytmu DES 244
8.2.3. Realizacja iteracyjna algorytmu DES 253
8.2.4. Realizacja kombinacyjna algorytmu DES 260
8.2.5. Realizacja potokowa algorytmu DES 264
8.2.6. Porównanie wyników implementacji 267
8.3. Funkcja skrótu 268
8.3.1. Wiadomości ogólne 268
8.3.2. Opis funkcji Whirlpool 269
8.3.3. Realizacja sprzętowa 270
8.3.4. Wyniki eksperymentalne 273
Literatura do rozdziału 8 277


DODATKI 278
D1. PODSTAWOWE POJĘCIA MATEMATYCZNE 278
D2. SPECYFIKACJE OPERACJI FUNKCJI SKRÓTU 282
SKOROWIDZ 296